TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT TP. HỒ CHÍ MINH
KHOA ĐIỆN - ĐIỆN TỬ
BỘ MÔN KỸ THUẬT MÁY TÍNH - VIỄN THÔNG


ĐỒ ÁN TỐT NGHIỆP
NGÀNH CÔNG NGHỆ KỸ THUẬT MÁY TÍNH

THIẾT KẾ VÀ ĐÁNH GIÁ
HỆ THỐNG VÒNG KHOÁ PHA - PLL
Sinh viên:

TRẦN TẤN ĐẠI
MSSV: 20119331
ĐỖ NGỌC LUẬN
MSSV: 20119357

Hướng dẫn:

TS. Đỗ Duy Tân

TP. HỒ CHÍ MINH - 06/2024

TRANG THÔNG TIN KHOÁ LUẬN TỐT NGHIỆP
1. Thông tin sinh viên
Họ và tên sinh viên: Trần Tấn Đại

MSSV: 20119331

Email: [email protected]

Điện thoại: 0777227078

Họ và tên sinh viên: Đỗ Ngọc Luận

MSSV: 20119357

Email: [email protected]

Điện thoại: 0901548103

2. Thông tin đề tài
Tên đề tài: “Thiết kế và đánh giá hệ thống Vòng khoá pha – PLL”.
Đơn vị quản lý: Bộ môn Kỹ Thuật Máy Tính - Viễn Thông, Khoa Điện - Điện Tử,
Trường Đại học Sư phạm Kỹ Thuật Thành phố Hồ Chí Minh.
Thời gian thực hiện: Từ ngày 20/02/2024 đến ngày 09/06/2024.
Thời gian bảo vệ trước hội đồng: Ngày 25/06/2024.

3. Lời cam đoan của sinh viên
Sinh viên thực hiện đề tài Trần Tấn Đại và Đỗ Ngọc Luận cam đoan đề tài KLTN
này là công trình do chính chúng tôi nghiên cứu và thực hiện dưới sự hướng dẫn
của TS. Đỗ Duy Tân. Kết quả nghiên cứu trong KLTN của nhóm thực hiện không
sao chép từ bất kì một công trình nghiên cứu khác.
Tp. Hồ Chí Minh, ngày 03 tháng 06 năm 2024
Sinh viên thực hiện đồ án
(Ký và ghi rõ họ tên)

Trần Tấn Đại

i

Đỗ Ngọc Luận

BẢNG NHẬN XÉT KHÓA LUẬN TỐT NGHIỆP

ii

BẢNG GIẢI TRÌNH CHỈNH SỬA

iii

LỜI CẢM ƠN
Đầu tiên với lòng biết ơn sâu sắc và chân thành nhất, cho phép nhóm thực
hiện được bày tỏ lòng biết ơn đến Trường Đại học Sư Phạm Kỹ Thuật Thành phố
Hồ Chí Minh, khoa Điện - Điện tử đã tạo những điều kiện cần thiết để nhóm thực
hiện hoàn thành tốt đề tài lần này.
Đặc biệt, nhóm thực hiện xin gửi lời cảm ơn đến TS. Đỗ Duy Tân - người
đã tận tình hướng dẫn và hỗ trợ nhóm trong quá trình thực hiện đề tài. Từ những
ngày bắt đầu chọn đề tài cho đến lúc hoàn thành đồ án, nhóm thực hiện luôn nhận
được sự hướng dẫn, những góp ý tận tình cùng với những kiến thức và kỹ năng
chuyên môn của thầy. Nhóm thực hiện cũng xin gửi lời cảm ơn đến các sinh viên
trong nhóm Đồ án tốt nghiệp của thầy Đỗ Duy Tân đã cùng nhau chia sẻ những
kiến thức, kinh nghiệm quý báu trong thời gian nghiên cứu đề tài.
Cuối cùng nhóm thực hiện xin kính chúc quý thầy cô luôn có được sức khoẻ
tràn đầy, gặt hái được nhiều thành công rực rỡ trong sự nghiệp “Người lái đò” và
tiếp tục dẫn dắt thế
...

...
ÁT TRIỂN
Để có thể đưa PLL vào các ứng dụng thực tế, cần phát triển hệ thống PLL
trở nên ổn định hơn, đạt được thời gian khóa nhanh hơn, công suất tiêu thụ thấp,
báo cáo đưa ra một số định phướng phát triển như sau:
• Sử dụng các phương pháp cải tiến VCO, sử dụng cấu trúc VCO tiên tiến
hơn để đạt được tần số ngõ ra ít nhiễu, ổn định hơn cũng như tiêu thụ
công suất thấp. Ví dụ như bộ dao động VCO thiết kế bằng LC.
• Phát triển cấu trúc của Charge Pump để tạo ra Vctrl ổn định hơn, giảm
thiểu dao động trên Vctrl từ đó giảm thiểu nhiễu trên tần số ngõ ra của
VCO. Ví dụ như thay thế nguồn điện bias Icp.
• Cho phép thay đổi bậc của bộ chia để có thể đạt được các tần số linh
động hơn, ví dụ như bộ chia lập trình được bằng Verilog.
• Ngoài ra, bộ chia có thể sử dụng mạch đếm đồng bộ hoặc flipflop CML
có thể giúp giảm jitter xác định trong tín hiệu phản hồi.

68

TÀI LIỆU THAM KHẢO
[1] P. T. Patil, V. Ingale, Design of a Low Power PLL in 90nm CMOS
Technology, 2019 IEEE 5th International Conference for Convergence in
Technology (I2CT), pp. 1-4, 2019.
[2] M. D. K. Naik, Design and Analysis of Efficient Phase Locked Loop,
Bachelor’s Thesis, National Institute of Technology, India, 2015.
[3] G. Bhargav, G. Prasad, S. D. Canchi, B. Chanikya, Design and Analysis of
Phase Locked Loop in 90nm CMOS, 2016 Thirteenth International Conference
on Wireless and Optical Communications Networks (WOCN), pp. 1-7, 2016.
[4] PGS. TS. Nguyễn Văn Tuấn, Ths. Lê Thị Phương Mai, Giáo trình Điện tử
thông tin, NXB Đại học Đà Nẵng, 1995.
[5] Roland E. Best, Phase-Locked Loops: Design, Simulation, and Applications,
Fifth Edition, McGraw-Hill Education, 2003, pp. 11-16.
[6] Behzad Razavi, Design of Analog CMOS Integrated Circuits, Second Edition,
McGraw-Hill Education, 2017, pp. 651-685.
[7] Jeffrey S. Pattavina, Charge-Pump Phase-Locked Loop – A Tutorial,
[Online]. Available: https://www.eetimes.com/charge-pump-phase-locked-loopa-tutorial-part-i/. [Accessed: 30-Apr-2024].
[8] Sandhiya S, Revathi S, Dr. B. Vinothkumar, Design of Voltage Controlled
Oscillator in 180 nm CMOS Technology, International Research Journal of
Engineering and Technology (IRJET), vol. 5, no. 3, pp. 1347-1351, 2018.
[9] Kunjan Devendra Shinde, Design and implementation of 1 GHz Current
Starved Voltage Controlled Oscillator (VCO) for PLL using 90nm CMOS
technology, 2015 International Conference on Control, Instrumentation,
Communication and Computational Technologies (ICCICCT), 2015.

69