Giáo trình thiết kế mạch tích hợp CMOS (HCMUTE)

VOÕ MINH HUAÂN

GIAÙO TRÌNH THIEÁT KEÁ
MAÏCH TÍCH HÔÏP

CMOS

NHAØ XUAÁT BAÛN
ÑAÏI HOÏC QUOÁC GIA TP. HOÀ CHÍ MINH

BỘ GIÁO DỤC VÀ ĐÀO TẠO
TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT
THÀNH PHỐ HỒ CHÍ MINH
*******************

TS. VÕ MINH HUÂN

GIÁO TRÌNH THIẾT KẾ
MẠCH TÍCH HỢP

CMOS
NHÀ XUẤT BẢN ĐẠI HỌC QUỐC GIA
THÀNH PHỐ HỒ CHÍ MINH - 2019

NHÀ XUẤT BẢN
ĐẠI HỌC QUỐC GIA THÀNH PHỐ HỒ CHÍ MINH
Khu phố 6, Phường Linh Trung, Quận Thủ Đức, TP Hồ Chí
Minh
Dãy C, số 10-12 Đinh Tiên Hoàng, Phường Bến Nghé,
Quận 1, TP Hồ Chí Minh
TS. VÕ MINH HUÂN ĐT: 028 6272 6361 – 028 6272 6390
E-mail: [email protected]

Giáo trình
THIẾT KẾ MẠCH
TÍCH HỢP CMOS

Nhà xuất bản ĐHQG-HCM và tác giả/đối táC liên kết
giữ bản quyền©
Copyright © by VNU-HCM Press and author/
co-partnership All rights reserved

Xuất bản năm 2019

PHÒNG PHÁT HÀNH
Dãy C, số 10-12 Đinh Tiên Hoàng, Phường Bến Nghé,
Quận 1, TP Hồ Chí Minh
ĐT: 028 6272 6361 – 028 6272 6390
Website: www.nxbdhqghcm.edu.vn
TRUNG TÂM SÁCH ĐẠI HỌC
Tầng hầm, Dãy C, số 10-12 Đinh Tiên Hoàng, Phường Bến
Nghé,
Quận 1, TP Hồ Chí Minh
ĐT: 028 6272 6350 - 028 6272 6353
Website: www.sachdaihoc.edu.vn
Chịu trách nhiệm xuất bản
ĐỖ VĂN BIÊN
Chịu trách nhiệm nội dung
ĐỖ VĂN BIÊN
Tổ chức bản thảo và chịu trách nhiệm về tác quyền
TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT TP. HCM
Website: http://hcmute.edu.vn
Biên tập
PHẠM THỊ ANH TÚ
Sửa bản in
THÙY DƯƠNG

Số lượng 300 cuốn,
Khổ 16 x 24 cm,
ĐKKHXB số: 1468-2019/CXBIPH/0271/ĐHQGTPHCM,
Quyết định XB số 58/QĐ-ĐHQGTPHCM
của NXB ĐHQG-HCM cấp ngày 13/5/2019
In tại: Công ty TNHH In &amp Bao bì Hưng Phú
Đ/c: 162A/1 - KPA1 - P.An Phú –
TX Thuận An – Bình Dương.
Nộp lưu chiểu: Quý II/2019

Trình bày bìa
TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT TP. HCM
Website: http://hcmute.edu.vn
IS BN: 978-604-73-6948-5

9 786047 369485

ISBN: 978 – 604 – 73 – 6948– 5

Giáo trình
THIẾT KẾ MẠCH TS. VÕ MINH HUÂN
TÍCH HỢP CMOS
.

Bản tiếng Việt ©, TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT TP. HCM, NXB ĐHQG-HCM
và CÁC TÁC GIẢ.
Bản quyền tác phẩm đã được bảo hộ bởi Luật Xuất bản và Luật Sở hữu trí tuệ Việt Nam. Nghiêm
cấm mọi hình thức xuất bản, sao chụp, phát tán nội dung khi chưa có sự đồng ý của Trường Đại
Học Sư Phạm Kỹ Thuật TP. HCM và Tác Giả.
ĐỂ CÓ SÁCH HAY, CẦN CHUNG TAY BẢO VỆ TÁC QUYỀN!

GIAÙO TRÌNH THIEÁT KEÁ MAÏCH TÍCH HÔÏP CMOS

LÔØI NOÙI ÑAÀU

LỜI NÓI ĐẦU
Hơn năm mươi năm qua, công nghệ CMOS (Complementary
Metal Oxide Semiconductor) đã thống trị công nghệ sản xuất vi mạch
tích hợp IC. Trong những năm tới, công nghệ CMOS vẫn
...

...
g thái dẫn. Ta thấy khi SLP bằng 5 V thì PGN
bằng 0 V nên pMOS dẫn, điện áp cực S của pMOS bằng 5 V sẽ kết nối tới
cực D của pMOS nên dạng sóng sẽ ở 5 V. Khi PGN bằng 5 V thì pMOS tắt,
cực D ở trạng thái tổng trở cao (High Z) nên điện áp của cực D sẽ giảm từ 5
V giảm từ từ xuống gần 0 V. Hình 6.43 mô phỏng dạng sóng ngõ ra của
khối INVERTER, khi SLP bằng 5V thì pMOS dẫn nên VDD của khối
INVERTER bằng 5 V mạch hoạt động bình thường và ngõ vào của mạch
bằng 5 V nên ngõ ra bằng 5 V, nhưng khi SLP bằng 0 V thì pMOS tắt, cực
D của pMOS switch sẽ giảm điện áp từ 5 V xuống 0 V và ngõ ra của khối
INVERTER cũng giảm từ 5 V xuống 0 V và mạch ở chế độ ngủ.
257

CHÖÔNG 6: MOÂ PHOÛNG MAÏCH VÔÙI LTSPICE

GIAÙO TRÌNH THIEÁT KEÁ MAÏCH TÍCH HÔÏP CMOS

6.5.4 So sánh công suất tiêu thụ của mạch có Power Gating với mạch
không có Power Gating
Thực hiện đo dòng điện của mạch có sử dụng Power Gating

Hình 6.44: Đo cường độ dòng điện mạch có sử dụng kỹ thuật power gating
thực hiện bằng mô phỏng trong LTSPICE
Thực hiện đo cường độ dòng điện của mạch không dùng kỹ thuật
power gating.

Hình 6.45: Cường độ dòng điện của mạch chuỗi 10 inverter
không có Power Gating
Hình 6.44 và 6.45 thể hiện sự so sánh cường độ dòng điện của mạch
có sử dụng kỹ thuật power gating và mạch đang ở chế độ hoạt động bình
thường. Kết quả tính toán giá trị trung bình dòng tiêu thụ của mạch sử dụng
kỹ thuật power gating là 4.03pA, trong khi mạch không sử dụng kỹ thuật
power gating là 103.17pA. Khi mạch sử dụng kỹ thuật power gating ở chế
độ hoạt động, mạch có công suất tiêu thụ bằng với công suất tiêu thụ mạch
không sử dụng kỹ thuật power gating, nhưng khi mạch sử dụng kỹ thuật
power gating ở chế độ ngủ thì mạch có công suất tiêu thụ nhỏ hơn mạch
không có sử dụng kỹ thuật power gating.
258

GIAÙO TRÌNH THIEÁT KEÁ MAÏCH TÍCH HÔÏP CMOS

TAØI LIEÄU THAM KHAÛO

TÀI LIỆU THAM KHẢO
[1]

Behzad Razavi, Design of Analog CMOS Integrated Circuits, nhà xuất
bản McGraw Hill.

[2]

Christophe P. Basso, Switch-mode power supplies-Spice Sumulations
and Practical Design, nhà xuất bản McGraw_Hill.

[3]

Erik Bruun, CMOS Integrated Circuit Simulation with LTSPICE IV a Tutorial Guide.

[4]

Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolic. Digital
Integrated Circuits.A design perspective, nhà xuất bản Pearson
Education

[5]

NEIL H.E. WESTE và David Money Harrus. CMOS VLSI Design a
Circuits and System Perspective, nhà xuất bản Addison-Wesley,
Pearson.

259

ISBN: 978-604-73-6948-5

9 786047 369485