TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT TP. HỒ CHÍ MINH
KHOA ĐIỆN ĐIỆN TỬ
BỘ MÔN KỸ THUẬT MÁY TÍNH - VIỄN THÔNG
ĐỒ ÁN TỐT NGHIỆP
XÂY DỰNG HỆ THỐNG SoC CÔNG SUẤT
THẤP TRÊN FPGA VÀ ỨNG DỤNG
TRÒ CHƠI PING-PONG
NGÀNH CÔNG NGHỆ KỸ THUẬT MÁY TÍNH
Sinh viên:
SẦM BẾ TRƯỜNG
MSSV: 11119142
TP. HỒ CHÍ MINH – 6/2016
TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT THÀNH PHỐ HỒ CHÍ MINH
KHOA ĐIỆN ĐIỆN TỬ
BỘ MÔN KỸ THUẬT MÁY TÍNH - VIỄN THÔNG
ĐỒ ÁN TỐT NGHIỆP
XÂY DỰNG HỆ THỐNG SoC CÔNG SUẤT
THẤP TRÊN FPGA VÀ ỨNG DỤNG
TRÒ CHƠI PING-PONG
NGÀNH CÔNG NGHỆ KỸ THUẬT MÁY TÍNH
Sinh viên:
SẦM BẾ TRƯỜNG
MSSV: 11119142
Hướng dẫn: TS. VÕ MINH HUÂN
TP. HỒ CHÍ MINH – 6/2016
LỜI CẢM ƠN
Lời đầu tiên, người thực hiện đề tài xin được phép chân thành gửi lời cảm ơn đến
thầy Võ Minh Huân, giáo viên hướng dẫn đề tài đã định hướng và trao đổi những kinh
nghiệm quý báu để hoàn thành những nội dung trong đề tài một cách hoàn chỉnh.
Nhóm thực hiện đề tài cũng xin trân trọng cảm ơn các thầy (cô) trong trường Đại
Học Sư Phạm Kỹ Thuật THCM nói chung và thầy (cô) khoa Điện – Điện Tử đã tạo
điều kiện và hỗ trợ các trang thiết bị để người thực hiện đề tài hoàn thành tốt đề tài.
Cũng gửi lời cảm ơn đến gia đình: bố mẹ, anh chị em đã tạo điều kiện thuận lợi về
mặt vật chất và tinh thần là cơ sở vững chắc về tâm lý để người thực hiện đề tài hoàn
thành tốt công việc học tập của mình.
TPHCM, Ngày Tháng 6 Năm 2016
Người Thực Hiện
Sầm Bế Trường
v
TÓM TẮT LUẬN VĂN
FPGA đang là một lựa chọn hàng đầu trong việc xây dựng các hệ thống nhằm mục
đích nghiên cứu, hoặc xây dựng các ứng dụng. Trong luận văn này chúng tôi tiến hành
xây dựng một hệ thống tích hợp trên một chip FPGA sử dụng board FPGA a
DE2-115 và các thiết bị ngoại vi như Loa, thẻ nhớ SD, màn hình LCD, bàn phím máy
tính PS/2. Bên cạnh đó chúng tôi xây dựng một ứng dụng sử dụng ngôn ngữ lập trình
C nhằm xây dựng một ứng dụng nhằm mục đích giải trí cho người dùng hệ thống như
chơi trò chơi, nghe nhạc. Ngoài ra chúng tôi còn tối ưu năng lượng cho hệ thống bằng
việc xây dựng chế độ nghỉ cho hệ thống khi người dùng không dùng đến hệ thống
hoặc do người dùng lựa chọn chế độ nghỉ.
vi
MỤC LỤC
DANH MỤC HÌNH........................................................................................ IX
DANH MỤC BẢNG ...................................................................................... XI
CÁC TỪ VIẾT TẮT ..................................................................................... XII
CHƯƠNG 1
GIỚI THIỆU ..........
...
...
ểm :
Hệ thống hoạt động ổn định.
Có thể áp dụng vào thực tiễn.
Nhược điểm :
Phần cứng chưa tối ưu hoàn toàn.
Chưa có nhiều ứng dụng trên phần mềm.
Cần cải tiến hệ thống clock gating.
5.2 HƯỚNG PHÁT TRIỂN DỀ TÀI
Thay đổi lõi xử lý Nios II bằng các lõi được phát triển rộng rãi trên thư viện
OpenCore cũng như thay đổi các IP có sẵn được cung cấp theo phần mềm
Quartus nhằm giới hạn về vấn đề bản quyền của các lõi IP.
Cải thiện hệ thống clock gating nhằm tối ưu hơn việc tiêu tốn năng lượng cho
hệ thống hoặc áp dụng các phương pháp năng lượng khác.
47
Tối ưu lại hệ thống phần cứng, hạn chế tiêu tốn tài nguyên phần cứng qua đó
có thể giảm năng lượng tiêu hao.
Tối ưu hệ thống phần mềm nhằm đưa hệ thống hoạt động ổn định hơn, xây
dựng nhiều ứng dụng hơn cho hệ thống.
48
TÀI LIỆU THAM KHẢO
[1]
R. Saleh, S. Wilton, S. Mirabbasi, A. Hu, M. Greenstreet, G. Lemieux, P.
P. Pande, C. Grecu, A. Ivanov, System-on-Chip: Reuse and Integration,
Proceedings of the IEEE, vol. 94, no. 6, pp. 1050 - 1069, June 2006.
[2]
Pong P.Chu, Embedded SoPC Design with Nios II Processor and VHDL
Examples, A John Wiley &amp Sons, Inc, August 2011.
[3]
Roland Szabó, Aurel Gontean, Pong game on FPGA with CRT or LCD
display and push button controls, in Proceedings of the 2014 Federated
Conference on Computer Science and Information Systems, 2014.
[4]
K. Liu, Y. Yang and Y. Zhu, Tetris game design based on the FPGA, in
International Conference on Consumer Electronics, Communications and
Networks, 2012.
[5]
a, DE2_115_User_Manual, [Online]. Available:
ftp://ftp.a.com/up/pub/a_Material/Boards/DE2115/DE2_115_User_Manual.pdf. [Accessed 10 April 2016].
[6]
N. H. Quân, H. N. T. Hoàng, N. P. Quốc, Đ. N. Quỳnh, T. K. Cường, L.
Phúc and N. D. Thái, Verilog HDL và ứng dụng, TP. Hồ Chí Minh: Nhà
xuất bản Đại Học Quốc Gia, 2011.
[7]
B. Pandey, J. Yadav, J. Kumar and R. Kumar, Clock Gating Aware Low
Power Global Reset ALU and Implementation on 28nm FPGA, in
International
Conference
on
Computational
Intelligence
and
Communication Networks, 5th 2013.
[8]
T. V. Quang, Lab 2 - PS2 Controller, ICDREC, TP. Hồ Chí Minh, 2015.
[9]
A. Chapweske, The PS/2 Mouse/Keyboard Protocol, [Online].
Available: http://www.computer-engineering.org/ps2protocol/. [Accessed
1 April 2016].
[10]
T. V. Quang, Lab 3 - SD Card Controller, ICDREC, TP. Hồ Chí Minh,
2015.
49
[11]
T. V. Quang, Lab 5 - Audio CODEC, ICDREC, TP. Hồ Chí Minh,
2015.
50
