Đồ án tốt nghiệp - Thiết kế và đánh giá hiệu năng mảng ô nhớ 6T SRAM 64x64 BIT

TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT TP.HỒ CHÍ MINH
KHOA ĐIỆN - ĐIỆN TỬ


ĐỒ ÁN TỐT NGHIỆP
NGÀNH: CÔNG NGHỆ KỸ THUẬT MÁY TÍNH
THIẾT KẾ VÀ ĐÁNH GIÁ HIỆU NĂNG MẢNG Ô NHỚ 6T
SRAM 64X64 BIT

GVHD: TS. Đỗ Duy Tân
SINH VIÊN THỰC HIỆN:
Phạm Văn Tuấn

20119385

Phan Lê Gia Hân 20119338

TP.HỒ CHÍ MINH – NGÀY 25 THÁNG 06 NĂM 2024

CỘNG HÒA XÃ HỘI CHỦ NGHĨA VIỆT NAM

Độc lập – Tự do – Hạnh phúc
___***___
TP. Hồ Chí Minh, ngày 25 tháng 06 năm 2024
NHIỆM VỤ ĐỒ ÁN TỐT NGHIỆP

Họ và tên sinh viên: PHAN LÊ GIA HÂN

MSSV: 20119338

PHẠM VĂN TUẤN

MSSV: 20119385

Ngành: Công nghệ kỹ thuật máy tính

Lớp: 201192A/201191A

Giáo viên hướng dẫn: TS. Đỗ Duy Tân
Ngày nhận đề tài: 30/01/2024

Ngày nộp đề tài: 03/06/2024

Tên đề tài: Thiết kế và đánh giá hiệu năng mảng ô nhớ 6T SRAM 64x64 bit
Tài liệu ban đầu:
Thiết kế, đánh giá, kiểm tra và layout SRAM 6T.
Nội dung đề tài:
Tối ưu hóa công suất, độ trễ của SRAM 6T.
Nghiên cứu, phân tích, xây dựng sơ đồ khối tổng quát.
Mô phỏng, kiểm tra nguyên lý hoạt động và tính toán độ trễ.
So sánh các thiết kế khác nhau của các khối để đưa ra phương án tối ưu nhất.
Kết quả:
Đưa ra kết quả mô phỏng dạng sóng cho SRAM 6T. Đánh giá công suất tiêu
thụ, độ trễ của mạch.

GIÁO VIÊN HƯỚNG DẪN

BẢN NHẬN XÉT KHÓA LUẬN TỐT NGHIỆP
(Dành cho giảng viên hướng dẫn)
Đề tài: THIẾT KẾ VÀ ĐÁNH GIÁ HIỆU NĂNG MẢNG Ô NHỚ 6T SRAM 64x64 BIT
Sinh viên: + Phan Lê Gia Hân

MSSV: 20119338

+ Phạm Văn Tuấn

MSSV: 20119385

Hướng dẫn: TS. Đỗ Duy Tân

Nhận xét bao gồm các nội dung sau đây:
1. Tính hợp lý trong cách đặt vấn đề và giải quyết vấn đề ý nghĩa khoa học và thực tiễn:
Đặt vấn đề rõ ràng, mục tiêu cụ thể.
2. Phương pháp thực hiện/ phân tích/ thiết kế:
Phương pháp hợp lý và tin cậy dựa trên cơ sở lý thuyết, có phân tích và đánh giá phù hợp.
3. Kết quả thực hiện/ phân tích và đánh giá kết quả/ kiểm định thiết kế:
Phù hợp với mục tiêu đề tài, kết quả phân tích và đánh giá hợp lý, đảm bảo độ tin cậy.
4. Kết luận và đề xuất:
Kết luận phù hợp với cách đặt vấn đề.
5. Hình thức trình bày và bố cục báo cáo:
Văn phong nhất quán, cấu trúc rõ ràng, đúng định dạng mẫu, bố cục hợp lý.
6. Kỹ năng chuyên nghiệp và tính sáng tạo:
Thể hiện các kỹ năng giao tiếp, kỹ năng làm việc nhóm
7. Tài liệu trích dẫn
Trích dẫn theo đúng chỉ dẫn APA.
8. Đánh giá về sự trùng lặp của đề tài
Đề tài phát triển dựa trên 1 đề tài đã có sẵn, có tính mới mẻ.
9. Những nhược điểm và thiếu sót, những điểm cần được bổ sung và chỉnh sửa
Đề tài chỉ dừng lại ở việc thay đổi thiết kế
...

...
hơn so với SRAM 6T. SRAM 8T giải phóng được 2
đường BL và BLB, 2 đường này không phải tham gia trong quá trình đọc ghi dữ liệu
của từng ô nhớ. Ngõ ra của SRAM 8T cũng có biên độ giữ giá trị ‘0’ và ‘1’ lớn hơn so
với SRAM 6T.

112

TÀI LIỆU THAM KHẢO
Tài liệu tiếng Việt
[1] Lê Bình Sơn, Bùi Trọng Tú, Võ Thanh Trí, Thiết kế bộ nhớ SRAM 32KB
kết hợp kỹ thuật dự trữ hàng và cột, Tạp chí khoa học và công nghệ đại học Đà Nẵng,
vol. 5, no. 05/05/2015, pp. 161-165, 2015.
[2] Nguyễn Duy Thông, Phạm Văn Khoa, Phân tích hiệu năng của các thiết kế
SRAM trên công nghệ TSMC 90nm CMOS, Tạp chí khoa học và công nghệ - Đại
học Đà Nẵng, vol. 20, no. 10/01/2022, pp. 26-31, 2021.
[3] Phạm Thanh Huyền, Đào Thanh Toàn, Design and simulation of organic
CMOS 6T - SRAM with variable threshold voltage, Tạp chí nghiên cứu Khoa học và
Công nghệ quân sự, vol. 50, no. 08/2017, pp. 30-35, 03/2017.
Tài liệu tiếng Anh
[4] Abinaya. M, Devipriya S, Arul R, Devasenapathi C, Comparative Analysis
of 16 bit SRAM using various SRAM cells in 45nm CMOS technology, Journal of
Information and Computational Science, vol. 9, no. 01/2019, pp. 123-133.
[5] Ren, Y., Gansen, M., &amp Noll, T. “LOW POWER 6T-SRAM WITH TREE
ADDRESS DECODER USING A NEW EQUALIZER PRECHARGE SCHEME”. In
Proceedings of the 2012 15th International Symposium on Quality Electronic Design
(ISQED), pp. 848-853.
[6] Bellerimath, P. S., &amp Banakar, R. M. “Implementation of 16X16 SRAM
memory array using 180nm technology”. In Proceedings of National Conference on
“Women in Science &amp Engineering” (NCWSE 2013) (pp. 288). International Journal of
Current Engineering and Technology (ISSN 2277-4106)
[7] Yokoyama, Y. “Design Optimization for Low-power and Highly Reliable
Embedded SRAMs on Advanced CMOS Platforms”, 2021, [Doctoral dissertation,
Kyoto Institute of Technology].
[8] Kumar, P. V., Kumar, A., S., B., Ravika, G., &amp Sattigeri, S. K. (2021).
“Design and implementation of 16Bit 6T SRAM using 45nm, 90nm, 180nm CMOS
technology”. International Research Journal of Engineering and Technology (IRJET),
8(7), 2190.

113

[9] G. Lakshmi Priya, Puneet Saran, Shikhar Kumar Padhy, Prateek Agarwal, A.
Andrew Roobert, “Novel LowPowerCross-Coupled FET-Based Sense Amplifier”
[10] William Stallings, “Chapter 5: Internal Memory”, in Computer Organization
and Architecture Designing for Performance, Tracy Johnson (Dunkelberger), ECS:
Marcia J.Horton, Copyright © 2016, 2013, 2010 Pearson Education, Inc., Hoboken, NJ
07030.

114