Đồ án tốt nghiệp - Thiết kế và đánh giá hiệu năng của SRAM tính toán trên bộ nhớ

TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT TP. HỒ CHÍ MINH
KHOA ĐÀO TẠO CHẤT LƯỢNG CAO
BỘ MÔN KỸ THUẬT MÁY TÍNH - VIỄN THÔNG


ĐỒ ÁN TỐT NGHIỆP
ĐỀ TÀI:
THIẾT KẾ VÀ ĐÁNH GIÁ HIỆU NĂNG CỦA SRAM
TÍNH TOÁN TRÊN BỘ NHỚ
NGÀNH: CÔNG NGHỆ KỸ THUẬT MÁY TÍNH

 Sinh viên thực hiện:
1. HOÀNG ĐỨC HUY…………20119229
2. BÙI TUẤN KHƯƠNG………18119090

 Giảng viên hướng dẫn:
TS. PHẠM VĂN KHOA

Thành phố Hồ Chí Minh, tháng 12/2024

TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT TP. HỒ CHÍ MINH
KHOA ĐÀO TẠO CHẤT LƯỢNG CAO
BỘ MÔN KỸ THUẬT MÁY TÍNH - VIỄN THÔNG


ĐỒ ÁN TỐT NGHIỆP
ĐỀ TÀI:
THIẾT KẾ VÀ ĐÁNH GIÁ HIỆU NĂNG CỦA SRAM
TÍNH TOÁN TRÊN BỘ NHỚ
NGÀNH: CÔNG NGHỆ KỸ THUẬT MÁY TÍNH
 Sinh viên thực hiện:
1. HOÀNG ĐỨC HUY…………20119229
2. BÙI TUẤN KHƯƠNG………..18119090
 Giảng viên hướng dẫn:
TS. PHẠM VĂN KHOA

Thành phố Hồ Chí Minh, tháng 12/2024

ĐẠI HỌC SƯ PHẠM KỸ THUẬT

CỘNG HOÀ XÃ HỘI CHỦ NGHĨA

THÀNH PHỐ HỒ CHÍ MINH

VIỆT NAM

KHOA ĐÀO TẠO CHẤT LƯỢNG

Độc lập – Tự Do – Hạnh phúc

CAO

Tp. HCM, ngày tháng năm 2025
BẢN GIẢI TRÌNH CHỈNH SỬA ĐỒ ÁN TỐT NGHIỆP
NGÀNH: CNKT MÁY TÍNH
1. Tên đề tài: THIẾT KẾ VÀ ĐÁNH GIÁ HIỆU NĂNG CỦA SRAM TÍNH TOÁN
TRÊN BỘ NHỚ
2. Tên sinh viên: Hoàng Đức Huy
Tên sinh viên:

MSSV 20119229

Bùi Tuấn Khương

MSSV 18119090

3. GVHD: Phạm Văn Khoa
4. Hội đồng bảo vệ HĐ 1, phòng D202A, ngày 3 tháng 1 năm 2025
5. Giải trình chỉnh sửa báo cáo đồ án tốt nghiệp:
TT

Nội dung góp ý của
Hội đồng
SV nên xem lại phần

1

Kết quả chỉnh sửa, bổ
sung
Đã chỉnh sửa, canh lề ở

căn chỉnh lề ở phần mục lục phần mục lục và chỉnh lể ở
và chương 3, 4.

chương 3, 4

Đánh số tài liệu tham
2

khảo theo thứ tự, tài liệu

Đã chỉnh sửa phần đánh số

nào sử dụng trước đánh số ở tài liệu tham khảo.
1, tiếp theo 2, 3,...

Ghi chú

Kiểm tra lại lỗi chính tả
3

toàn văn, ví dụ 2^=8 trang
38, và nhiều lỗi khác.

Chỉnh lại các trích dẫn
4

tài liệu ở mục tài liệu tham
khảo.

5

Cải thiện chất lượng
hình ảnh.

Xác nhận của

Đã kiểm tra, chỉnh sửa lỗi
chính tả toàn văn.

Đã kiểm tra và chỉnh sửa ở
mục tài liệu tham khảo

Đã cố gắng cải thiện chất
lượng hình ảnh

Xác nhận của

trưởng ngành

GVHD

(Ký họ và tên)

(Ký họ và tên)

Nhóm thực hiện báo cáo
(Ký họ và tên)

LỜI CẢM ƠN

Để hoàn thành bài đồ án tốt nghiệp này, nhóm chúng em bày tỏ lòng biết
ơn sâu sắc đến thầy Phạm Văn Khoa, người đã hướng dẫn, chỉ bảo tận tình và thầy
đã đóng góp nhiều ý kiến quý giá, giúp nhóm có thể hoàn thiện đồ án một cách tốt
nhất. Nhờ sự giúp đỡ cũng như định hướng của thầy, nhóm chúng em đã có cơ h
...

...
https://www.tsmc.com/english/dedicatedFoundry/technology
/logic/l_90nm.
[3] Joo-Young Kim, Bongjin Kim, Tony Tae-Hyoung Kim, “Processing-inMemory for AI from Circuits to Systems”, 2023.
[4] John von Neumann, “First Draft of a Report on the EDVAC”, June 1945.
[5] P. Chi, S. Li, C. Xu, T. Zhang, J. Zhao, Y. Liu, Y. Wang, and Y. Xie,
PRIME: A Novel Processing-in-Memory Architecture for Neural Network
Computation in ReRAM-Based Main Memory, in Proceedings of the 43rd
International Symposium on Computer Architecture (ISCA), 2016, pp. 27–39.
[6] Behzad Razavi, “Design of Analog CMOS Integrated Circuit”, Second
Edition.
[7] Si X, Khwa W S, Chen J J,et a, “A dual-split 6T SRAM-based computingin-memory unit-macro with fully parallel product-sum operation for binarized
DNN edge processor”.
[8] Zhiting Lin, Zhongzhen Tong, Jin Zhang, Fangming Wang, Tian Xu, Yue
Zhao, Xiulong Wu, Chunyu Peng, Wenjuan Lu, Qiang Zhao, and Junning Chen,
“A review on SRAM-based computing in-memory: Circuits, functions, and
applications” , School of Integrated Circuits, Anhui University, Hefei 230601,
China.
[9] Dong Q, Jeloka S, Saligane M, et al, “A 4+2T SRAM for searching and inmemory computing with 0.3-V VDDmin”.
[10] Chuan-Jia Jhang, Cheng-Xin Xue, Je-Min Hung, Fu-Chun Chang, and
Meng-Fan Chang, “Challenges and Trends of SRAM-Based Computing-In-

71

Memory for AI Edge Devices”, IEEE Transactions On Circuits And Systems
regular papers, vol. 68, no. 5, May 2021.
[11] Phạm Văn Khoa, Nguyễn Duy Thông, “PHÂN TÍCH HIỆU NĂNG CỦA
CÁC THIẾT KẾ SRAM TRÊN CÔNG NGHỆ TSMC 90nm CMOS”, ISSN
1859.1531 – TẠP CHÍ KHOA HỌC VÀ CÔNG NGHỆ - ĐẠI HỌC ĐÀ NẴNG,
VOL. 20, NO. 1.2022.
[12] Stuart Russell and Peter Norvig, Artificial Intelligence: A Modern
Approach, 4th ed., Pearson, 2021.
[13] Sarika Anil Kumar, “Design of High Performance SRAM Based Memory
Chip”, 2015.
[14] Jin Zhang, Zhiting Lin, Xiulong Wu, Chunyu Peng, Wenjuan Lu, Qiang
Zhao and Junning Chen, “An 8T SRAM Array with Configurable Word Lines
for In-Memory Computing Operation”, School of Electronics and Information
Engineering, Anhui University, Hefei 230601, China.
[15] T. Tang, S. Yin, L. Liu, and S. Wei, A 16K current-based 8T SRAM
compute-in-memory macro with decoupled read/write and 1-5bit column ADC,
in 2020 IEEE International Solid-State Circuits Conference (ISSCC), San
Francisco, CA, USA, 2020, pp. 500-502.
[16] Nguyễn Đình Phú, Nguyễn Trường Duy, “ Giáo trình Kỹ Thuật Số”, Nhà
xuất bản ĐHQG TPHCM, 2013.

72