BỘ GIÁO DỤC VÀ ĐÀO TẠO

TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT TP.HCM
KHOA ĐÀO TẠO CHẤT LƯỢNG CAO


ĐỒ ÁN TỐT NGHIỆP
NGHÀNH CÔNG NGHỆ KỸ THUẬT ĐIỆN TỬ - TRUYỀN THÔNG

THIẾT KẾ VÀ ĐÁNH GIÁ GIAO THỨC AMBA
AHB

SVTH:

VÕ QUỐC VƯƠNG
MSSV: 17141165

GVHD:

TS. ĐỖ DUY TÂN

TP.HỒ CHÍ MINH – 08/2022

CỘNG HÒA XÃ HỘI CHỦ NGHĨA VIỆT NAM
Độc lập – Tự do – Hạnh phúc

***

NHIỆM VỤ ĐỒ ÁN TỐT NGHIỆP
Họ và tên sinh viên: Võ Quốc Vương
MSSV: 17141165
Ngành: Công nghệ kỹ thuật Điện tử Truyền thông
Giáo viên hướng dẫn: Ts. Đỗ Duy Tân
Lớp: 17141CLVT1A
Ngày nhận đề tài:
Ngày nộp đề tài:
1. Tên đề tài: Thiết kế và đánh giá giao thức AMBA AHB
2. Các số liệu, tài liệu ban đầu (nếu có):
3. Nội dung thực hiện đề tài:
- Trình bày cơ sở lý thuyết về chuẩn bus AMBA AHB, ngôn ngữ Verilog, các phần
mềm sử dụng cho thiết kế và mô phỏng và phương pháp kiểm chứng coverage.
- Thiết kế sơ đồ khối tổng quát và chi tiết từng khối của hệ thống.
- Phân tích đánh giá kết quả hoạt động qua mô phỏng trên phần mềm và ước lượng
tài nguyên sử dụng của thiết kế trên kit FPGA.
- Đưa ra kết luận và hướng phát triển đề tài.
4. Sản phẩm:
- Kết quả đánh giá qua mô phỏng
TRƯỞNG NGÀNH

GIÁO VIÊN HƯỚNG DẪN

I

CỘNG HÒA XÃ HỘI CHỦ NGHĨA VIỆT NAM
Độc lập – Tự do – Hạnh phúc

***

Tp. Hồ Chí Minh, ngày…..tháng…..năm 2022

LỊCH TRÌNH THỰC HIỆN ĐỒ ÁN MÔN HỌC
Sinh viên:

Đề tài:

Võ Quốc Vương 17141165

Thiết kế và đánh giá giao thức AMBA AHB

Tuần

Nội dung thực hiện

Tuần 1

Gặp GVHD để nghe phổ biến yêu cầu làm đồ án và chọn
đề tài đồ án.

Tuần 2

Viết lịch trình thực hiện đồ án, đề cương chi tiết đồ
án và sơ đồ khối

Tuần 3-4

Thiết kế sơ đồ khối chi tiết

Tuần 5

Thiết kế và viết RTL cho khối Master

Tuần 6

Thiết kế và viết RTL cho khối Slave

Tuần 7

Thiết kế và viết RTL cho các khối Mul và Decoder

Tuần 8-9

Viết testcase cho từng khối

Tuần 10-11

Tổng hợp thiết kế và viết testcase cho bus hệ thống

Tuần 12-13

Tổng hợp thiết kế lên kit FPGA và đánh giá hiệu suất

Tuần 14-15

Hoàn thành cuốn báo cáo và trình bày PowerPoint

II

CỘNG HÒA XÃ HỘI CHỦ NGHĨA VIỆT NAM
Độc lập – Tự do – Hạnh phúc

***

PHIẾU NHẬN XÉT CỦA GIÁO VIÊN HƯỚNG DẪN
Sinh viên:

Đề tài:

Võ Quốc Vương 17141165

Thiết kế và đánh giá giao thức AMBA AHB

GVHD: Ts. Đỗ Duy Tân

NHẬN XÉT
I.

Nội dung về đề tài và khối lượng thực hiện

.................................................................................................................................
.....................................
...

...
ấu trúc.
• Nhược điểm:
Hệ thống bus này đã đơn giản hóa một số tính năng trước khi thiết kế, và chỉ sử
dụng một số tính năng cơ bản. Hệ thống chỉ phù hợp với các hệ thống trên chip đơn
giản.

5.2. HƯỚNG PHÁT TRIỂN
Với những hạn chế trên của hệ thống, nhóm sẽ tiếp tục cải thiện phát triển để đáp
ứng hệ thống tốt hơn và thực tế. Nhóm sẽ tiếp tục phát triển hệ thống bus đã xây dựng
với khả năng hỗ trợ giao tiếp đầy đủ có thể lên đến 16 bus chủ và 16 bus tớ với các độ
rộng bus được mở rộng lên đến 64 bit hoặc 128 bit.
Ngoài ra nhóm sẽ xem xét việc phát triển hệ thống với khả năng tái cấu hình theo
chế độ phân quyền bus khác nhau nhằm nâng cao hiệu suất truyền thông của bus, cho
phép cân đối giữa tính năng hoạt động và công suất tiêu thụ của hệ thống.

71

TÀI LIỆU THAM KHẢO

[1] D. K, Design and Verification of AHB Protocol Using System Verilog,
International Journal of Engineering Research and Applications, vol. 11, no. 7,
2021.
[2] P. H. Phong, Nghiên cứu, thiết kế và thực hiện Bus truyền thông tốc độ cao
AMBA AHB, Đại học quốc gia Hà Nội, Hà Nội, 2009.
[3] T. X. Tú, Thiết kế và mô hình hóa bus truyền thông tốc độ cao dùng cho các hệ
thống trên vi mạch, Đại học quốc gia Hà Nội, Hà Nội, 2010.
[4] A. L. (1999), AMBA Specification (Rev 2.0).
[5] A. L. Copyright © 2001, ARM® AMBA® 5 AHB Protocol, ARM IHI 0033B.b.
[6] P. P. Chu, RTL Hardware Design using VHDL, Hoboken: John Wiley &amp Sons,
Inc., 2006.
[7] T. Đ. Lung, NGÔN NGỮ MÔ TẢ PHẦN CỨNG VERILOG, Đại Học Quốc gia
thành phố HCM, 2012.
[8] Thegioivimach, Tổng quan về Verilog HDL, 11 4 2019. [Online]. Available:
https://semiconvn.com/home/hoc-thiet-ke-vi-mach/bai-hc-vi-mch/12521-tngquan-v-verilog-hdl.html.
[9] N. Quân, Giới thiệu về Questa Sim, VLSI TECHNOLOGY, 8 6 2017. [Online].
Available: https://nguyenquanicd.blogspot.com/2017/08/questa-sim-huong-dancai-at-va-chay-mo.html#comment-form.
[10] N. Quân, Tạo báo cáo Coverage và phân tích kết quả Coverage, VLSI
TECHNOLOGY,

26

11

2019.

[Online].

Available:

72

https://nguyenquanicd.blogspot.com/2019/11/uvm-bai-8-tao-bao-cao-coverageva-phan.html.
[11] S. B. D. L, Efficient Design and Implementation of AMBA AHB Bus Protocol
using Verilog, International Conference on Intelligent Sustainable System, no.
(ICISS) in IEEE, 2019.
[12] M. C. D. M. P.Harishankar, Design and Synthesis of Efficient FSM for Master
and Slave Interface in AMBA AHB, International Journal of Engineering
Development and Research, vol. 2, no. 3, 2014.

73