Đồ án tốt nghiệp - Thiết kế bộ điều chế và giải điều chế QPSK bằng ngôn ngữ Verilog HDL

Tên môn học: Khóa luận tốt nghiệp

Giá: 58.000đ

Tổng thanh toán:

58.000đ

Người đăng tải:

#10377

Chi tiết tài liệu :

Đồ án tốt nghiệp ngành Công nghệ Kỹ thuật điện tử - viễn thông - Thiết kế bộ điều chế và giải điều chế QPSK bằng ngôn ngữ Verilog HDL - Trường Đại học Sư phạm Kỹ thuật Thành phố Hồ Chí Minh (HCMUTE)

Định dạng	PDF
Dung lượng	6.51 MB
Số trang	95
Ngành	CNKT điện tử - viễn thông

Lượt xem	6
Ngày đăng	06/02/2026

TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT TP HỒ CHÍ MINH
KHOA ĐÀO TẠO CHẤT LƯỢNG CAO

ĐỒ ÁN TỐT NGHIỆP

THIẾT KẾ BỘ ĐIỀU CHẾ VÀ GIẢI ĐIỀU CHẾ QPSK
BẰNG NGÔN NGỮ VERILOG HDL

NGÀNH CÔNG NGHỆ KỸ THUẬT ĐIỆN TỬ VIỄN THÔNG

SVTH: HỒ THỊNH LỢI
MSSV: 18161104
SVTH: NGÔ QUANG THẮNG
MSSV: 18161151
GVHD: PGS.TS VÕ MINH HUÂN

TP. Hồ Chí Minh, tháng 07 năm 2022

TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT TP HỒ CHÍ MINH
KHOA ĐÀO TẠO CHẤT LƯỢNG CAO

ĐỒ ÁN TỐT NGHIỆP

THIẾT KẾ BỘ ĐIỀU CHẾ VÀ GIẢI ĐIỀU CHẾ QPSK
BẰNG NGÔN NGỮ VERILOG HDL

NGÀNH CÔNG NGHỆ KỸ THUẬT ĐIỆN TỬ VIỄN THÔNG

SVTH: HỒ THỊNH LỢI
MSSV: 18161104
SVTH: NGÔ QUANG THẮNG
MSSV: 18161151
GVHD: PGS.TS VÕ MINH HUÂN

TP. Hồ Chí Minh, tháng 07 năm 2022

CỘNG HÒA XÃ HỘI CHỦ NGHĨA VIỆT NAM
Độc lập – Tự do – Hạnh phúc
***-Tp. Hồ Chí Minh, ngày 27 tháng 06 năm 2022
NHIỆM VỤ ĐỒ ÁN TỐT NGHIỆP
Họ và tên sinh viên: Hồ Thịnh Lợi
MSSV: 18161104
Ngô Quang Thắng

MSSV: 18161151

Ngành: Công nghệ kỹ thuật Điện tử - Viễn thông

Lớp: 18161CLVT

Giảng viên hướng dẫn: PGS.TS Võ Minh Huân
Ngày nhận đề tài: 28/02/2022
Ngày nộp đề tài: 27/06/2022
1. Tên đề tài: Thiết kế bộ điều chế và giải điều chế QPSK bằng ngôn ngữ Verilog HDL
2. Các số liệu, tài liệu ban đầu:
- Giáo trình thiết kế vi mạch và hệ thống
- Giáo trình hệ thống viễn thông
- Giáo trình kỹ thuật truyền số liệu
- Giáo trình thực hành VHDL, Verilog
- Bài báo “FPGA Implement of Low Power Digital QPSK Modulator Using Verilog
HDL”
3. Nội dung thực hiện đề tài:
- Tìm hiểu và tóm tắt board FPGA
- Nguyên lý hoạt động của tín hiệu QPSK
- Thiết kế và lập trình hệ thống điều điều chế và giải điều chế QPSK
4. Sản phẩm: Tìm hiểu và mô phỏng bộ điều chế và giải điều chế tín hiệu QPSK trên
phần mềm Xilinx ISE bằng ngôn ngữ Verilog.
Tp. Hồ Chí Minh, ngày
tháng
Trưởng ngành
(Ký &amp ghi rõ họ tên)

năm 20…

i

CỘNG HÒA XÃ HỘI CHỦ NGHĨA VIỆT NAM
Độc lập – Tự do – Hạnh phúc
***-PHIẾU NHẬN XÉT CỦA GIÁO VIÊN HƯỚNG DẪN
Họ và tên Sinh viên: Hồ Thịnh Lợi ................................... MSSV: 18161104…………...
Ngô Quang Thắng ........................... MSSV: 18161151…………...
Ngành: Công nghệ kỹ thuật Điện tử - Viễn thông……………………………………….
Tên đề tài: Thiết kế bộ điều chế và giải điều chế QPSK bằng ngôn ngữ Verilog HDL
Họ và tên Giáo viên hướng dẫn: PGS.TS Võ Minh Huân ................................................
NHẬN XÉT
1. Về nội dung đề tài &amp khối lượng thực hiện:
...............................................................................................................
...

...
sau:
 Tìm hiểu được về hoạt động điều chế số.
 Tìm hiểu được quá trình truyền và nhận dữ liệu của tín hiệu QPSK.
 Xây dựng được hệ thống truyền và nhận dữ liệu đơn giản.
 Tìm hiểu được ngôn ngữ Verilog cho lập trình và mô phỏng các quá trình điều
chế và giải điều chế trên phần mềm Xilinx ISE.
 Tính được số cổng transistor của module và xem được các linh kiện cần thiết để
tạo ra một khối hoàn chỉnh.
6.2. Hạn chế và định hướng phát triển trong tương lai
a. Những hạn chế và khó khăn:
 Khó khăn khi mới tiếp cận với một bộ điều chế số, các chế độ truyền và nhận
trong một hệ thống.
 Chưa tối ưu hóa thuật toán trong việc kết nối các khối điều chế và giải điều chế
với nhau.
 Chưa tối ưu hóa về mặt tài nguyên và công suất.
 Các giải thuật chưa được đơn giản, còn quá phức tạp trong quá trình viết thuật
toán.

80

b. Định hướng phát triển:
 Trong tương lai, nhóm sẽ tiếp tục phát triển thêm về bộ điều chế và giải điều chế
QPSK
 Đơn giản hóa hơn về hệ thống này, cho phép truyền chuỗi dữ liệu có kích thước
lớn hơn, đa dạng hơn.
 Tối ưu hóa dữ liệu, tăng thêm việc kết nối các module phụ mà vẫn giữ được mục
tiêu đặt ra.
 Giảm công suất tiêu thụ, giảm các linh kiện thiết kế nhưng vẫn giữ được bản chất
của nó.

81

TÀI LIỆU THAM KHẢO
[1] Asraf Mohamed Moubark, Mohd Alauddin Mohd Ali, Hilmi Sanusi and Sawal Md.
Ali (2013), “FPGA Implementation of Low Power Digital QPSK Modulator Using
Verilog HDL,” Journal of Applied Science.
[2] TS Phan Văn Ca (2016), “Giáo trình Hệ Thống Viễn Thông”, Nhà xuất bản ĐHQGTP. Hồ Chí Minh, 274 trang.
[3] Nguyễn Việt Hùng, Nguyễn Ngô Lâm, Nguyễn Văn Phúc (2011), “Giáo trình Kỹ
Thuật Truyền Số Liệu”, Đại học Sư Phạm Kỹ Thuật TP. Hồ Chí Minh, 345 trang.
[4] Nguyễn Hải Dương, “https://kysudien.wordpress.com/,” 09 09 2013. [Online].
Available: https://kysudien.wordpress.com/2013/09/09/ly-do-can-dieu-che-va-cacloai-dieu-che-tin-hieu/. [Accessed 14 03 2022].
[5] Mohammad Amin Karami, “https://www.allaboutcircuits.com/,” 13 07 2017.
[Online].
Available:
https://www.allaboutcircuits.com/technicalarticles/implementing-a-low-pass-filter-on-fpga-with-verilog/. [Accessed 06 04
2022].
[6] labAlive,
“https://www.etti.unibw.de/,”
2020.
[Online].
Available:
https://www.etti.unibw.de/labalive/experiment/qpsksignalgeneration/ [Accessed 14
04 2022].
[7] Marco Winzker, “https://www.youtube.com,” 13 01 2020. [Online]. Available:
https://www.youtube.com/watch?v=Fjy8vw9gi8c&ampab_channel=MarcoWinzker.
[Accessed 19 04 2022].

82