Đề thi kĩ thuật số

Tên môn học: Kĩ thuật số

Giá: 0đ

Tổng thanh toán:

0đ

Người đăng tải:

#10219

Chi tiết tài liệu :

Đề thi kĩ thuật số

Định dạng	PDF
Dung lượng	9.46 MB
Số trang	62
Ngành Ngành học chỉ mang tính chất tham khảo	CNKT điều khiển và TĐH

Lượt xem	3
Ngày đăng	15/04/2026

TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT
THÀNH PHỐ HỒ CHÍ MINH
KHOA ĐIỆN ĐIỆN TỬ
BỘ MÔN ĐTCN
-

ĐỀ THI CUỐI KỲ HỌC KỲ 2 NĂM HỌC 2015-2016
Môn: Kỹ Thuật số
Mã môn học: DIGI330163
Đề số/Mã đề: 1 Đề thi có 2 trang.
Thời gian: 90 phút.
Không sử dụng tài liệu.

Câu 1: (1,5 điểm)
Cho hàm Y = (A + B)C + ABC + A + B + A(B + C)
a. Tối giản hàm.
Y = (A + B)C + ABC + A + B + A(B + C)

Y = A.B.C + ABC + AB + A.B.C

AB
C
0
1

00
1
0

01
0
0

11
1
0

10
1
1

Y = AC + AB + B.C

(1đ)

b. Vẽ mạch logic từ hàm tối giản.

(0,5đ)
Câu 2: (1 điểm)
Cho sơ đồ khối

a. Bảng trạng thái
Ngõ vào
Ngõ ra
E
S1
S0
O
1
x
x
0
0
0
0
I0
0
0
1
I1
0
1
0
I2
0
1
1
I3
Số hiệu: BM1/QT-PĐBCL-RĐTV

Trang: 1

(0,5đ)
b. Hàm ngõ ra
O = E.S1.S0 .I0 + E.S1.S0 .I1 + E.S1.S0 .I 2 + E.S1.S0 .I3

(0,5đ)

Câu 3: (1,5 điểm)
Cho Flip-Flop như hình vẽ.

a. Hãy lập bảng trạng thái cho Flip-Flop
Ck
J
K
Qn+1
Trạng thái
Q n +1
0

x

x

Qn

Qn

Không đổi



0

0

Qn

Qn

Không đổi





0
1
1

1
0
1

0
1

1
0
Qn

Reset
Set
Đảo TT

Qn

(0,5đ)
b. Viết phương trình đặc tính cho Flip-Flop
J
K
Qn
Qn+1
0
0
0
0
0
0
1
1
0
1
0
0
0
1
1
0
1
0
0
1
1
0
1
1
1
1
0
1
1
1
1
0
(0,5đ)
JK
00
01
11
10
Qn
0
0
0
1
1
1
1
0
0
1
Phương trình: Q n +1 = J Q n + KQ n
(0,5đ)
Câu 4: (2 điểm)
Hãy thiết kế mạch đếm đồng bộ, đếm các trạng thái theo sơ đồ, sử dụng Flip-Flop T có
Ck tác động cạnh xuống, Pre và Cl tích cực mức thấp.
0→ 1→ 2→ 4→ 5→ 6
Trạng thái hiện tại
Q2
Q1
Q0
0
0
0
0
0
1
0
1
0
1
0
0
1
0
1
1
1
0

Trạng thái kế tiếp
Q2 ’ Q1 ’ Q0 ’
0
0
1
0
1
0
1
0
0
1
0
1
1
1
0
0
0
0

Số hiệu: BM1/QT-PĐBCL-RĐTV

Ngõ vào kích FF
T2
T1
T0
0
0
1
0
1
1
1
1
0
0
0
1
0
1
1
1
1
0

(0,5đ)
Trang: 2

Q2 Q1
00
1
1

Q0
0
1

01
0
x

11
0
x

10
1
1

T0 = Q1

(0,25đ)
Q2 Q1
00
0
1

Q0
0
1

01
1
x

11
1
x

10
0
1

T1 = Q0 + Q1

(0,25đ)

Q2 Q1
Q0
0
1

00
0
0

01
1
x

11
1
x

10
0
0

T2 = Q1

Mạch điện

(0,25đ)
(0,75đ)

Câu 5: (1,5 điểm)
Cho DAC ngõ ra điện áp n bit.
a. Tìm số bit nhỏ nhất của DAC để có VO = 8,184V, với kích thước bậc thang
(Stepsize) K = 20mV
Số bậc của VO là: 8,184V/20mV = 409,2 bậc
2n-1 ≥ 409,2 → n ≥ 9
Vậy số bit nhỏ nhất của DAC là n = 9

(1đ)

b. Với n = 10. Tìm K khi VOmax = 8,184V
K = VOmax/(2n-1) = 8,184V/(210-1) = 8mV

(0,5đ)

Câu 6: (1 điểm)
a. Hãy vẽ mạch đơn ổn (định thời) sử dụng IC555

Số hiệu: BM1/QT-PĐBCL-RĐTV

Trang: 3

(0,5đ)
b.Cho C = 10µF. Tìm R để có độ rộng xung ra là 3s
T = 1,1RC
R = T/1,1C = 3s/(1,1x10 µF) = 273kΩ
Câu
...

...
’

Q1 ’

Q0 ’

J2

K2

J1

K1

J0

K0

0

0

0

0

1

1

0

x

1

x

1

x

0

0

1

x

x

x

x

x

x

x

x

x

0

1

0

x

x

x

x

x

x

x

x

x

0

1

1

1

0

0

1

x

x

1

x

1

1

0

0

1

0

1

x

0

0

x

1

x

1

0

1

1

1

0

x

0

1

x

x

1

1

1

0

1

1

1

x

0

x

0

1

x

1

1

1

0

0

0

x

1

x

1

x

1

0.75đ

Hàm kích FF:

Mạch điện

???????????????? = ???????????????? = ????????
???????????????? = ��
???????????????? + ????????????????
???????????????? = ????????????????
???????????????? = ????????????????
???????????????? = ???????????????? ????????????????

1đ

0.5đ

Số hiệu: BM2/QT-PĐBCL-RĐTV/02

Lần soát xét: 02

Ngày hiệu lực: 15/05/2020

Trang 3/5

c) Hãy vẽ các dạng sóng ngõ vào/ra của mạch đếm

0.75đ

Câu 3: (2 điểm)
Cho bộ nhớ ROM (16Kx8) với các ngõ vào/ra dữ liệu chung (I/O), có 1 ngõ vào Chip Enable
tích cực mức thấp.
a) Hãy vẽ sơ đồ ký hiệu ROM

0.5đ

b) Tính dung lượng ROM theo bit. Viết 5 địa chỉ cuối cùng của bộ nhớ.
Dung lượng C = 24.210.23 = 217 = 131072 bit
5 địa chỉ cuối: 3FFBH, 3FFCH, 3FFDH, 3FFEH, 3FFFH

Số hiệu: BM2/QT-PĐBCL-RĐTV/02

Lần soát xét: 02

0.5đ

Ngày hiệu lực: 15/05/2020

Trang 4/5

c) Hãy ghép các bộ nhớ ROM đã cho để tạo bộ nhớ ROM có tổng dung lượng (32Kx8)
Phân vùng địa chỉ
ROM 1: 0000H – 3FFFH
ROM 2: 4000H – 7FFFH
Các đường địa chỉ A0 – A13: nối chung
Các đường dữ liệu I/O0 – I/O7: nối chung

A14
0
1

��
????????????????1
0
1

��
????????????????2
1
0
��
????????????????1 = ????????14
��
????????14
????????????????2 = ��

Mạch ghép như sau:

0.5đ

0.5đ

Câu 4: (1.5 điểm)
Cho DAC 10 bit ngõ ra điện áp có V0 = 4V tương ứng với ngõ vào số là 0011101000B
a) Tìm điện áp cực đại đầy thang (VFS).
0011101000B = 23210
0.5đ
Bậc thang K = 4V/232 = 17,24mV
VFS = (210 – 1)K = 1023.4/232 = 17,64V
b) Cho ngõ vào số là 1111000000B. Tìm điện áp ngõ ra tương ứng.
1111000000B = 96010
Vo = 960.4/232 = 16,55V
c) Tìm % độ phân giải của DAC (%R).
R% = (1/1023).100% = 0,098%

Số hiệu: BM2/QT-PĐBCL-RĐTV/02

Lần soát xét: 02

0.5đ
0.5đ

Ngày hiệu lực: 15/05/2020

Trang 5/5

Ghi chú: Cán bộ coi thi không được giải thích đề thi.
Chuẩn đầu ra của học phần (về kiến thức)

Nội dung kiểm tra

[PI1.2]: Vận dụng kiến thức đại số Boolean và các phương pháp tính
toán để phân tích các mạch tổ hợp, mạch tuần tự, dao động, định thời,
bộ nhớ, ADC và DAC.

Câu 4

[PI7.2]: Thiết kế các mạch logic tổ hợp, logic tuần tự tính toán trong
các mạch dao động và định thời tính toán hệ thống nhớ và thiết kế
ứng dụng chuyển đổi tương tự - số..

Câu 2,3,4

Ngày 30 tháng 5 năm 2025
Trưởng Bộ Môn
(ký và ghi rõ họ tên)

Số hiệu: BM2/QT-PĐBCL-RĐTV/02

Lần soát xét: 02

Ngày hiệu lực: 15/05/2020

Trang 6/5