TRƯỜNG ĐH SƯ PHẠM KỸ THUẬT TPHCM
KHOA ĐÀO TẠO CHẤT LƯỢNG CAO
ĐÁP ÁN HỌC KỲ II NĂM HỌC 2022-2023
Môn: Kỹ thuật số
Mã môn học: DIGI330163
Chữ ký giám thị 1
Chữ ký giám thị 2
Đề số/Mã đề: 01. Đề thi có 5 trang.
Thời gian: 90 phút.
Được phép sử dụng tài liệu 1 tờ A4 viết tay.
SV làm bài trực tiếp trên đề thi và nộp lại đề
Điểm và chữ ký
CB chấm thi thứ nhất
CB chấm thi thứ hai
Họ và tên: ....................................................................
Mã số SV: ....................................................................
Số TT:........................Phòng thi:................................
Câu 1: (2 điểm) Cho bảng trạng thái với A, B, C là ngõ vào, Y là ngõ ra.
A
B
C
Y
a) Hãy viết hàm Y theo dạng tổng của các tích (SOP).
???????? = ????????̅????????????????̅ + ????????̅???????????????? + ????????????????�????????̅ + ????????????????????????
0
0
0
0
0
0
1
0
0.5đ
0
1
0
1
0
1
1
1
b) Hãy viết hàm Y theo dạng tích của các tổng (POS).
???????? = (???????? + ???????? + ????????) (???????? + ???????? + ????????̅ )(????????̅ + ???????? + ????????̅ )(????????̅ + ????????� + ????????)
1
0
0
1
1
0
1
0
0.5đ
1
1
0
0
1
1
1
1
c) Sử dụng bìa Karnaugh để tối giản hàm Y.
Hàm Y tối giản
AB
00 01 11 10
???????? = ????????̅???????? + ???????????????? + ????????????????�????????̅
C
0
0 1 0 1
0.5đ
1
0 1 1 0
d) Hãy vẽ mạch logic từ hàm Y tối giản với yêu cầu chỉ được sử dụng cổng NAND.
��������������������� ����������������
???????? = ????????̅???????? + ???????????????? + ????????????????�????????̅ = ����
????????̅????????. ����
???????????????? . ������
????????????????�????????̅
0.5đ
Số hiệu: BM2/QT-PĐBCL-RĐTV/02
Lần soát xét: 02
Ngày hiệu lực: 15/05/2020
Trang 1/5
Câu 2: (2 điểm) Hãy thiết kế mạch giải mã từ 2 đường sang 4 đường ngõ ra tích cực mức
thấp có 1 ngõ vào cho phép E tích cực mức thấp.
0.5đ
b) Viết bảng trạng thái
a) Vẽ sơ đồ khối
Ngõ vào
Ngõ ra
????????�
B
A
O3
O2
O1
O0
1
x
x
1
1
1
1
0
0
0
1
1
1
0
0.5đ
0
0
1
1
1
0
1
0
1
0
1
0
1
1
0
1
1
0
1
1
1
c) Viết các hàm ngõ ra
d) Vẽ mạch điện
������
????????0 = ????????� + ???????? + ???????? = ????????� ????????�????????̅
������
� ????????�????????
????????1 = ????????� + ???????? + ????????̅ = ????????
0.5đ
������
????????2 = ????????� + ????????� + ???????? = ????????� ????????????????̅
������
????????0 = ????????� + ????????� + ????????̅ = ????????� ????????????????
0.5đ
Câu 3: (4 điểm) Cho Flip-Flop (FF) như Hình 1, với S là Set và R là Reset.
a) Hãy trình bày đặc điểm của FF.
Đây là FF JK có CLK tác động cạnh xuống, J và K là
các ngõ vào đồng bộ, Set và Reset là các ngõ vào không
đồng bộ tích cực mức thấp
0.25đ
Hình 1
b) Hãy vẽ dạng sóng ngõ ra Q của FF tương ứng với các dạng sóng ngõ như trong Hình 2.
Giả sử trạng thái ban đầu Q = 0.
0.5đ
Số hiệu: BM2/QT-PĐBCL-RĐTV/02
0.5đ
Hình 2
Lần soát xét: 02
Ngày hiệu lực: 15/05/2020
Trang 2/5
c) Cho mạch đếm Hình 3
Hình 3
i) Khi SW ở vị trí 1, hãy cho biết trạng thái trung gian
...
...
đổi là:
TCK = 0,5ms
0.5đ
0.5đ
(7,234V + 40mV)/50mV = 145,48 bậc
TC = 146 x 0,5ms = 73ms
Vậy chuyển đổi sẽ dừng lại tại bậc 146
0.5đ
Ngõ ra số là: 10010010B
0.5đ
Số hiệu: BM2/QT-PĐBCL-RĐTV/02
Lần soát xét: 02
Ngày hiệu lực: 15/05/2020
Trang 4/5
Câu 4C: Cho bộ nhớ ROM 1024 x 8. ROM có 1 ngõ vào cho phép (chip enable) tích cực
mức thấp và 1 ngõ ra cho phép (output enable) tích cực mức cao.
c) Vẽ sơ đồ ký hiệu của bộ nhớ và tính dung
lượng của bộ nhớ theo đơn bị Byte
d) Hãy viết 5 địa chỉ cuối cùng của bộ
nhớ dưới dạng số Hex.
3FBH, 3FCH, 3FDH, 3FEH, 3FFH
0.75đ
0.75đ
C = 1024 byte
0.5đ
Ghi chú: Cán bộ coi thi không được giải thích đề thi.
Chuẩn đầu ra của học phần (về kiến thức)
Nội dung kiểm tra
[CĐR G1.3]: Trình bày nguyên lý của các bộ nhớ ROM, RAM và các
mạch chuyển đổi tương tự - số.
Câu 4
[CĐR G2.3]: Phân tích hoạt động và vẽ dạng sóng trong các mạch
đếm không đồng bộ, đếm đồng bộ, đếm vòng, thanh ghi dịch, dao
động và đơn ổn.
Câu 3, 4
[CĐR G4.1]: Vận dụng các định lý đại số Boole, định lý De-morgan,
phương pháp bảng Karnaugh để tối giản biểu thức logic
Câu 1
[CĐR G4.2]: Thiết kế các mạch logic tổ hợp, logic tuần tự, dao động
tạo sóng vuông và đơn ổn. Tính toán giao tiếp giữa các họ IC, giữa IC
với tải công suất.
Câu 2, 4
Ngày 10 tháng 05 năm 2023
Thông qua Trưởng ngành
(ký và ghi rõ họ tên)
Số hiệu: BM2/QT-PĐBCL-RĐTV/02
Lần soát xét: 02
Ngày hiệu lực: 15/05/2020
Trang 5/5
